

Paul Foltzer

ÉLÈVE INGÉNIEUR — SYSTÈMES EMBARQUÉS & EDGE AI

LinkedIn
[linkedin.com/in/paul-foltzer](https://www.linkedin.com/in/paul-foltzer)

GitHub
github.com/FauconEspion61

Portfolio
www.paulfoltzer.fr



Aix-en-Provence, France | 06 11 83 75 86 | paul.foltzer@etu.emse.fr

PROFIL

Élève ingénieur en 3^e année à Mines Saint-Étienne (ISMIN — Ingénieur Système Microélectronique et Informatique), je me spécialise en IA embarquée. Stage de recherche récent à l'Université de Bradford sur la segmentation 3D par deep learning appliquée au contrôle non destructif industriel. À la recherche d'un stage en edge AI, vision embarquée ou systèmes embarqués.

EXPÉRIENCES

Stage de recherche — Segmentation 3D par deep learning pour le CND industriel *Avril – Août 2026*
University of Bradford — Smart Manufacturing Lab, Faculty of Engineering & Digital Technologies (Royaume-Uni)

- Entraîné une chaîne de segmentation 3D (Swin-UNETR, PyTorch/MONAI) sur des volumes CT médicaux publics (Medical Segmentation Decathlon).
- Conçu et développé un pipeline paramétrique de génération automatique de données annotées : conception de pièces de test, impression 3D, scan tomographique (rayons X) et dérivation automatique de la vérité terrain par seuillage.
- Comparé trois stratégies d'initialisation via des courbes d'efficacité en données, avec validation statistique rigoureuse.
- Validé les résultats sur pièces industrielles réelles avec défauts d'usinage authentiques, masques de référence corrigés manuellement.
- Rédigé un article de recherche en anglais présentant la démarche et les résultats ; points hebdomadaires en anglais avec les encadrants du laboratoire.

Stage — Département Supply Chain *Janvier 2025*
Legrand

- Gestion de données de stock (B2Wise, Excel) et analyse de la rentabilité potentielle du DDMRP chez Legrand.

Professeur particulier *2021 – 2025*
À domicile

PROJETS PERSONNELS ET ACADÉMIQUES

TransformerCpp — Transformer encodeur-décodeur from scratch (C++17 / CUDA)

- Implémenté sans aucun framework de deep learning un Transformer complet (attention multi-têtes, rétropropagation, optimiseur Adam, tokenizer BPE) : chaque gradient dérivé à la main et validé numériquement.
- Porté le modèle sur un backend CUDA device-resident (cuBLAS, kernels custom, CUDA Graphs, tests d'équivalence GPU==CPU) — gain de débit $\times 30$ ($30 \rightarrow 900$ ex/s) ; entraîné sur corpus anglais $\rightarrow$ français, score BLEU ≈ 46 (pic 51,4).

ASCON-128 sur FPGA — chiffrement authentifié en SystemVerilog (ZedBoard)

- Conçu en SystemVerilog le cœur matériel d'ASCON-128 (standard NIST de cryptographie légère) : permutation à 64 boîtes-S en parallèle, un tour par cycle d'horloge, machine à états de Moore à 26 états, validé en simulation.
- Intégré le cœur sur Zynq-7020 sous Vivado (MMCM 100 $\rightarrow$ 150 MHz, mémoire bloc, FSM pilote, affichage sur LEDs) : 857 LUT (1,6 %), timing respecté à 150 MHz.

FORMATION

Mines Saint-Étienne — Cycle ingénieur ISMIN *2024 – 2027*
Ingénieur Système Microélectronique et Informatique, Campus Georges Charpak Provence (Gardanne) — 3^e année en cours

- Majeure Systèmes Embarqués
- Enjeux Sécurité des Architectures Numériques et de l'IA

Classe préparatoire MP — Lycée Gay Lussac, Limoges *2021 – 2024*

COMPÉTENCES

PROGRAMMATION	C ●●●	C++ ●●●	Python ●●●	SystemVerilog ●●●	SQL ●●●					
OUTILS & LOGICIELS	STM32CubeIDE	Vivado / Vitis	KiCad	COMSOL	Git	VGStudio	3D Slicer	Blender	Excel	
LANGUES	Français ●●●●●	natif	Anglais ●●●●●	C1	Allemand ●●●●●	A2				